一、基于VHDL的基带控制单元接口设计（论文文献综述）
赵阳[1]（2021）在《基于AD9364的弹载小型化遥测发射机设计》文中研究指明随着通信技术的飞速发展,遥测技术在国防和航空航天领域有着重要的地位。在软件无线电技术广泛应用的今天,遥测设备早已改变了过去由于不同的通信标准而导致不同遥测系统无法通信的状况,但系统的小型化仍是研究的重点方向,由于传统通信所使用的分立器件设计方案,在弹载领域的有限空间内,遥测系统所占用的空间比重依然不小。AD9364搭配ZYNQ所实现的软件无线电遥测系统,既可以降低弹载遥测系统的体积、功耗和重量,而且依托强大的软件可重构性,简化了硬件设计也提高了设备通用性。本文所设计的弹载小型化遥测发射机,采用了QPSK调制,使用AD9364+ZYNQ为架构的软件无线电技术完成整个了通信系统。首先,通过对比现阶段数字调制技术,并结合系统所应用的环境,选用了QPSK技术作为系统的调制技术;其次,提出了整体的软件无线电遥测发射系统设计方案,并将整个系统分为了以ZYNQ为核心的基带处理部分和以AD9364为核心的射频发射部分,并依据此作为系统小型化的基础;第三,完成了发射机的硬件电路设计,主要包括数字基带处理电路的ZYNQ电路设计、分布式电源设计和时钟设计以及射频发射电路的射频接口、时钟接口、LVDS数字数据接口、SP I接口、电源和功率放大器电路的设计。最后,完成了发射机的软件设计及仿真,其中数字基带处理模块主要完成了QPSK调制的MATLAB仿真和FPGA的实现,同时射频发射模块的软件设计为:使能状态机设计、SPI接口逻辑设计、LVDS数字数据接口逻辑设计以及AD9364的寄存器配置,其中以AD9364的寄存器配置最为重要。最后,搭建了遥测发射机测试系统,对遥测发射机进行了单音信号测试和调制通信测试,在完成寄存器配置后,通过实时频谱分析仪观察单音信号波形图,说明了单音信号可以正常发送,也证明了寄存器的正确配置,同时,对比接收机接收到的频谱图,判定QPSK调制的通信正确。在数据收发测试中,基带数据速率为8MHz,发射频率为2.26GHz,通过观测分析实时数据接收图,说明了遥测发射机的数据通信成功。
万嘉骏[2]（2021）在《基于System Generator的TDMA系统基带处理设计与实现》文中研究指明卫星通信具有覆盖范围广、不受地理条件限制、不易遭到破坏、可承载业务种类多等优点,在应急通信中具有广泛的应用;而不同应用场景往往需要不同的传输速率以承载差异化的服务,通信设备如果能够支持多速率传输和多调制方式的在线切换,将会使系统更具有通用性;TDMA被广泛应用于卫星通信中,其具有单载频复用、无互调干扰、吞吐量高等优点,非常适合处理突发业务。因此本文拟设计一套支持多调制方式和多速率传输的TDMA系统,并对该系统进行FPGA实现。而传统FPGA开发流程复杂、调试困难、开发门槛较高,如何使FPGA开发更加高效便捷是开发工具迭代升级的方向。本文以该系统的设计和基于System Generator的FPGA快速开发实际应用需求为背景,展开物理层协议的设计和基于模块化设计思想的研究。主要工作如下:1.多模式TDMA系统物理层关键技术研究。以工程实践为导向,探讨研究了系统中使用到的关键技术,包括适用于短时突发信号的频偏估计和定时同步的常用算法、多速率信号处理常用模块的原理和结构、用于符号和相位同步跟踪的锁相环的基本原理等,为该系统的物理层协议设计奠定理论基础。2.多模式TDMA系统物理层协议设计与软件仿真。明确设计目标并制定了详细的技术指标和性能指标,给出了关键模块的设计思路和系统的整体方案。基于模块化的设计思想,对信道编译码、调制解调、上下变频以及同步处理等主要模块进行设计,在此基础上对帧同步捕获、频偏估计、定时同步等模块进行软件仿真,确定关键参数、测试模块性能。最后对系统的整体流程进行仿真。经仿真验证,系统能够在15d B条件下帧同步捕获概率超过99%,频偏估计精度达到符号速率的万分之一。3.基于System Generator的图形化快速开发。根据TDMA系统各个模块的功能分析,确定其硬件结构和工作流程,使用System Generator和Verilog相结合的方式完成发送和接收全过程各个模块的开发,包括信道编译码、调制解调、成型滤波匹配滤波、上下变频等模块,给出各模块实现的流程图和原理图,为系统的快速开发提供了解决途径。4.最后对系统进行测试验证和结果分析。将算法部署到FPGA上,设计典型应用场景进行功能测试和性能测试。功能性测试包括内部数据回环测试和外部数据收发测试,均能够实现收发双方正常通信;性能测试包括不同信噪比条件下的误码率测试和频偏估计测试,均能够满足系统设计的性能指标。
何仕景[3]（2021）在《接收多波束相关技术研究与工程实现》文中研究表明自20世纪60年代以来,随着人们对远程洲际弹道导弹探测跟踪需求的增加,相控阵天线理论与实践取得了长足的进步,加上数字计算机技术的发展,催生了相控阵雷达。由于数字多波束形成技术具有灵活的波束控制和超低的波束副瓣等特点,使之成为了相控阵雷达技术的一个重点研究方向。随着近代数字信号处理技术的不断提高,数字多波束形成技术在诸多其他领域也有着广泛的应用,如声呐、通信、卫星天线等。本文结合实际相控阵雷达工程项目,对接收多波束形成相关技术进行了研究,其研究工作主要如下:首先,介绍了阵列天线的基本原理与三种天线模型,重点分析了均匀线阵的基本特性和天线方向图,并以均匀线阵为基础介绍了波束形成相关原理与数字多波束形成方法。然后,分别介绍了雷达测角相关原理与两种常用的雷达测角方法,并对传统多波束测角方法进行了研究。针对上述方法的测角误差问题,本文提出一种基于相邻三波束的多波束测角方法和一种基于迭代的多波束测角方法,通过在多种波束间隔与波束数量条件下的仿真实验比较说明它们相较传统方法的性能优越性。最后,运用Vivado、ISE等工具、采用VHDL语言在FPGA硬件平台上实现了:通过数字下变频技术,将相控阵雷达天线接收的32路中频信号搬移到基带并进行4倍抽取;针对天线32个接收通道的幅相误差,利用脉冲压缩技术和斜距法完成了内场和外场校正;通过Matlab等软件生成了波束相关权值数据,并根据雷达系统控制形成了8个接收波束;通过外场无人机飞行实验获得目标点迹数据,分析验证了系统的正确性。
汤湘伟[4]（2021）在《直接序列扩频接收机同步研究及VHDL实现》文中认为本文主要介绍了一种基于FPGA实现的直接扩频通信系统的基带接收处理,用于实现对低信噪比信号的捕获和跟踪,实现信息的可靠传输。实现扩频通信接收功能的硬件由天线、射频模块、基带处理模块等构成,本文涉及到的基带接收处理主要在集中在基带处理模块进行,实现采集信号的下变频、捕获、跟踪及载波同步等功能,完成信号的解扩及解调恢复出信息层数据。本文主要是实现扩频信号的解扩及解调,其功能模块均在FPGA内部通过VHDL硬件化语言编程实现。文章首先对扩频通信系统的原理进行了讲解,并对m、M及Gold等扩频序列进行了分析,描述了其特性及生成方式,对各自的自相关、互相关性能进行了仿真;然后讲解了扩频码的捕获及跟踪原理,并分析了滑动相关法及匹配滤波器两种捕获算法的优缺点与应用场景,提出了工程实现及优化方式;接下来对码环的超前滞后跟踪法（DLL）进行了原理分析,对三种不同鉴相算法进行了比较,分析了各自的优缺点,并通过仿真形成了各自的鉴别曲线;第四章对载波的同步和跟踪进行了原理及过程实现的分析,为了兼顾动态及高精度的要求,采用了锁频环（FLL）进行初同步,锁相环（PLL）进行载波的精确跟踪,也对多种的鉴频、鉴相算法进行了分析总结,形成了不同鉴别方式下的仿真曲线,并对环路滤波器的误差进行了分析描述;最后对实现码环及载波环的硬件平台进行了介绍,着重对基带处理部分的实现按功能对ADC、FPGA、ARM、时钟、DDR及电源各部分进行了详细描述,本节的另一个重点是对码环及载波环的软件实现,根据FPGA内部的数据流向,对数字下变频、码环的捕获及跟踪模块、载波环跟踪模块根据软件接口定义进行了详细叙述,并采用Matlab模拟生成了中频数据,结合vivado软件的仿真,实现了码的滑动捕获跟踪及载波环的跟踪,验证了VHDL代码的正确性。最后采用硬件加信号源的方式,对实物设备进行了测试验证,接收部分各项指标均达到要求,与仿真得出的结果基本一致,实现了产品化工作,并结合当前的实现情况,对下一步的研究内容提出了思路。
李鑫维[5]（2020）在《5G移动通信基站基带处理板卡数字硬件设计与实现》文中研究指明第五代移动通信技术,即5th generation wireless systems简称5G,是最新一代蜂窝移动通信技术。5G的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。5G技术相比目前4G（4th generation wireless systems）技术,其峰值速率将增长数十倍,同时将端到端的延时从4G时代的十几毫秒缩短至5G时代的几毫秒以内。正是因为有了超强的通讯和带宽能力,当前仍然停留于构想阶段的车联网、物联网、智慧城市、无人机网络等概念将在5G网络的应用中变为现实。本硬件设计和实现的研究主体为5G移动通信基站中的基带处理板卡。自5G移动通信的特点来看,对于基站而言,业务数据处理能力和传输能力的要求越来越高。基站中的BBU（Building Base band Unite）是处理基带业务数据的核心,核心中承担该功能的即为本设计与实现的基带处理板卡。该板卡需要功能强大的芯片以支撑庞大的数据处理能力,需要具备高速链路传输避免出现较大延时,需要良好的逻辑控制保证正常运行,同时兼顾降低成本以便满足板卡的可量产性。本文完成的主要工作如下所示:（1）完成板卡需求梳理以及制定板卡硬件设计方案。为了满足可支持3个100MHz 64TR小区能力,基带板卡需要1片FPGA协同处理下行数据,需要2片MPSOC和2片FPGA协同处理上行数据。在此FPGA选取XILINX公司的VU7P芯片,MPSOC选取XILINX公司的ZU15EG芯片,板卡对外光接口选取100Gbps数据率光模块连接,逻辑控制选用CPLD实现。（2）完成板卡硬件电路原理图设计以及PCB设计。硬件电路设计需要基于仿真,尤其是整板的DDR4存储单元和100Gbps光口电路layout设计。（3）完成板卡逻辑控制代码实现。基于CPLD芯片,使用Diamond工具,采用VHDL语言实现功能。（4）完成板卡回板调试测试工作、系统集成测试工作、可靠性验证工作。本设计完成的硬件板卡满足数据处理能力强、传输数据快的需求,系统高可靠性运行正常。为后续的5G基站升级提供基础与借鉴。
李浩然[6]（2020）在《一种新型音频接口SoundWire在基带芯片上的应用研究》文中研究表明随着5G通信时代的到来,移动通信协议经历了快速发展与不断更新,通信质量越来越高,通信速度越来越快。基带芯片是移动通信设备的通信协议处理核心,主要负责通信协议转换与数据传输。其中,针对于音频数据的处理与传输是决定5G通信质量与速度的关键因素。伴随着多媒体技术快速发展,研发人员提出了多种音频协议,针对这些音频协议而设计的接口电路已经被集成到基带芯片中。因此,如何根据新型音频协议开发对应的音频接口电路并融入音频系统是多媒体技术研究与基带芯片开发的重点。本文围绕英特尔公司的5G基带芯片中的音频子系统展开,对一种新型的音频接口协议Sound Wire在基带芯片中的首次应用进行了深入研究。音频子系统是基带芯片对通话过程中的音频数据进行收集,处理和传输的核心系统,其核心模块数字信号处理芯片（Digital Signal Processor,DSP）负责对音频数据进行处理,而外部系统与DSP之间的数字音频接口电路不仅直接影响整个系统的性能,而且标准化的数据传输结构大大提高了系统的普适性。相较于其他音频协议,由于Sound Wire具有更复杂的协议结构、更强的扩展性、更全面的功能等特点,因此集成化实现更为复杂。本文深入研究了SoundWire的协议要求规范,以及音频子系统的结构功能需求,在具有Sound Wire IP的情况下进行集成化设计,包括多模块的寄存器传输级（Register Transfer Level,RTL）数字电路规划与设计,将模块级设计与片上系统级（System on Chip,So C）设计结合,保证数据处理功能的同时完善系统级交互。由于高速接口电路数据传输跨时钟域的特点,通过优化电路设计解决了跨时钟域传输、异步时钟偏差等复杂接口电路设计问题。同时为满足低功耗需求,在设计过程中插入多种低功耗方法降低系统功耗。本文通过RTL集成化设计实现了新型协议要求的数据传输功能,并保障了接口电路与音频子系统的良好通信,完成了从协议到电路实现的关键步骤。新型音频接口电路的实现大大提高了基带芯片的音频数据多样化传输能力。在完成集成化设计后,本文搭建基于通用验证方法学（Universal Verification Methodology,UVM）的可复用验证平台,开发针对Sound Wire的新型验证知识产权核（Verification Intellectual Property Core,VIP）,对整个接口电路进行多场景多功能系统级验证,确保了接口电路的正常工作。同时在验证过程中,通过多种测试用例的撰写与优化,使覆盖率达到100%,保证验证的完备性与可继承性。在验证之后对整个接口电路的功耗参数进行测量,根据参数对设计进行再优化,使电路功耗降低了50%以上,集成化设计更符合需求,质量更高。综上所述,本文完成了SoundWire音频接口电路的设计与验证,成功将其应用于基带芯片中并流片。由于该音频协议十分新颖,应用前景广泛,因此,针对该音频协议的接口研究具有更实际与紧迫的工程需要与前瞻性。
闫成亮[7]（2020）在《基于FPGA的多通道雷达目标模拟器设计》文中指出随着科学技术的不断发展进步,雷达的发展极为迅速。传统评价雷达性能的手段——实弹打靶来获取实验数据,不仅耗费大量的成本,而且也无法精确模拟复杂的战场环境,已经被时代所淘汰,取而代之的是安全且高效的雷达目标模拟器。雷达目标模拟器的作用是模拟目标信息以及环境信息,例如目标位置、速度、距离、方位等特性。在实验过程中,研究人员可以通过人机交互页面设置模拟器的不同环境的输入参数,以此来模拟复杂战场的多变环境。本系统设计的多通道雷达目标模拟器,可以用来设计宽带干扰,若是作为被敌方侦查的目标,在我方模拟器接收对方雷达发出探测信号后,返回经过干扰类的信号,可以起到扰乱对方雷达的作用。雷达目标模拟器的应用,极大地缩短了雷达的研制周期,降低了科研过程中可能存在的风险。本设计主要包含以下工作:首先介绍了雷达目标模拟器研究背景与价值、国内外发展现状以及雷达目标模拟器的系统组成、工作原理和工作模式。对本文中涉及到的目标模拟方法,例如点目标回波模拟、距离模拟、速度模拟、幅度模拟和方位模拟进行了简要介绍。接着研究了几种处理信号的关键技术,例如数字下变频、上变频、多普勒调制、DIFM测频技术、反补偿滤波等技术,介绍了高速数据传输ATCA总线标准技术及其优势。其次对多通道雷达目标模拟器进行总体方案设计,主要包括基带处理系统、变频系统、测频系统、光纤交换系统、存储方案、高速数据传输通道以及计算机软件设计。以Xilinx 7系列FPGA XC7V690T为核心,以vivado2016.4作为开发平台进行逻辑设计,涉及到数据处理的滤波、变频、调制算法单元,采用System Generator生成vivado能够调用的IP进行算法实现,并对其中的关键处理进行matlab仿真。并对硬件平台中重要的组成单元例如电源模块、时钟模块、模拟数据转换数字信号ADC模块、数字转模拟DAC模块、数据存储回放单元模块进行详细介绍。最后对系统中各个模块进行逻辑设计,包括高速数据传输接口、指令下发与接收接口、目标特性模拟模块等。搭建硬件验证测试平台,完成了系统指标测试。
张博阳[8]（2020）在《超高频RFID读写器基带电路技术研究与设计》文中研究表明射频识别技术是近年兴起的采用非接触方式通信的,通过天线耦合信号的一种自动识别技术。该技术利用射频信号的空间传输与耦合特性,通过读写器电磁波向无源标签进行馈电,同时通过对载波进行调制实现读写器与标签的无线通信,从而实现读写器与标签的非接触式信息传递。其中超高频段RFID系统具有通信距离远,标签与读写器通信速度快,标签制作成本低等优点,适用于仓储物流管理,车辆人员管理等众多领域,是实现物联网工程应用的一个重要技术方法与手段。因此,超高频RFID系统的发展成为当今RFID系统发展的一个重点,对作为物联网四大关键技术之一的射频识别技术的发展有重大意义。本文介绍了一种满足ISO18000-6C标准以及GB/T29768-2013国家标准的UHF RFID读写器数字基带电路设计,完成了超高频段RFID国际标准与国家标准的空口协议解读,超高频RFID读写器数字基带电路原理分析,电路设计以及基于ZYNQ平台的数字电路验证与读写器原型机验证,最后完成了数字基带电路的ASIC版图设计与仿真。本文完成主要工作及成果如下:1.介绍了目前国内外超高频RFID读写器研究现状以及读写器芯片研发进展,同时对比解读当前超高频RFID主流标准,包括国际标准ISO18000-6C以及国家标准GB/T29768-2013。2.根据超高频RFID空口协议,同时参考目前已经上市的主流读写器产品如Indy R420,制定出读写器数字收发链路指标并完成链路方案设计。3.本文依据读写器数字基带方案设计完成了数字电路的功能设计与实现,同时基于FPGA与ZYNQ平台配合射频前端完成了UHF RFID读写器原型机的全功能与多协议的实现和验证。4.本文提出一种读写器快速码同步的数字同步电路,可稳定快速同步本地时钟与读写器接收链路数据;同时提出一种基带接收链路RSSI算法,可有效增加接收链路动态范围,从而提到读写器对标签的识别距离。5.本文在上述工作基础上,基于欧洲航天局下属研究所开发的开源MCU LEON3,完成了读写器数字基带的芯片的设计,仿真与版图输出,实现了在TSMC0.18um工艺下的读写器低成本,小型化,全功能芯片设计。在我国目前第五代通信技术飞速发展的背景下,随着物联网技术的日渐成熟,物联网技术相关硬件的应用也越来越普及,而作为物联网器件的重要组成部分,目前国内仍未出现高集成度及低成本化的超高频RFID读写器产品。因此本文最终设计完成的超高频RFID读写器原型机与数字电路基带芯片版图,结合所在实验室完成的超高频RFID读写器前端芯片版图设计,最终整合实现高集成度的支持多协议的低成本超高频RFID读写器芯片设计,填补了国内相关领域的技术与产品空白,同时对相关行业实现超高频RFID读写器的应用普及化和使用低成本化,有着重大意义。
未履伦[9]（2020）在《阵列信号自适应抗干扰算法研究》文中认为阵列信号处理是数字信号处理中一个重要的分支。在当代复杂电磁环境的战场上,无论是通信设备、雷达侦查还是电子对抗都面临着极大的考验。因此,对通信、雷达侦查、电子对抗设备提出了越来越多、越来越高的要求。通过阵列信号处理,可以实现空间指向性增益获取,提高空间的分辨能力和干扰抑制的能力。自适应波束形成（Adaptive Digital Beam Forming,以下简称ADBF）技术是充分利用阵列天线接收到的信号,根据信号和干扰类型采用自适应算法计算加权权矢量。然后对接收到的信号进行加权求和,在有限的时间内将阵列天线的波束指向期望的目标信号方向,在这个目标方向形成最大的增益,同时在干扰和噪声方向形成最深零陷。自适应抗干扰的研究主要是对不同的准则和相应的算法研究,准则和算法都有相应的应用场景。即根据不同的系统形式和不同的干扰类型、干扰样式以及系统的运算能力,选择最适合的准则和算法来解决问题。自适应抗干扰也有其系统性能附加效应,比如主瓣增益降低和展宽等影响。系统是否能接纳这些附加影响也是需要着重考虑的问题。论文在如下方面开展了研究:第一,阐述和介绍阵列的模型和理论基础;第二,对自适应抗干扰的三大准则信噪比最大准则（MaxSNR）、最小均方误差准则（MMSE）和线性约束最小方差准则（LCMV）进行了理论介绍和分析。第三,论文主要研究了几种经典的自适应抗干扰算法,通过MATLAB建模对几种算法进行仿真和性能分析,包括直接矩阵求逆（SMI）算法、最小均方误差（LMS）算法、递归最小二乘（RLS）算法和最小功率无畸变响应（MPDR）算法,其中SMI、LMS和RLS算法都是基于最小均方误差MMSE准则的算法,MPDR是基于线性约束最小方差准则LCMV准则的算法。最后,针对当前无线通信系统电磁环境越来越复杂和干扰越来越多的问题,设计了一套自适应抗干扰接收天线阵。根据三大准则的条件选取了基于LCMV准则的MPDR算法。论文中对MPDR算法进行了仿真,同时在自适应抗干扰接收天线阵的硬件系统中进行实现和验证。测试结果显示,MPDR算法针对不同入射角度的干扰可以实现-24至-50dB的零陷深度。
张静[10]（2020）在《基于UVM的UHF RFID数字基带处理单元的验证平台设计》文中提出近几十年来,随着芯片尺寸和复杂度的增加,在IC设计中引入错误的可能性也大大增加,随之而来的是更加艰巨的验证工作。由于传统的验证技术已经不能满足日益增长的验证要求,因此诞生了各种验证方法学。其中,UVM（Universal Verification Methodology）是当前使用最广泛的验证方法学。本文基于UVM方法学,搭建了UHF RFID数字基带处理单元的验证平台。论文在研究ISO/IEC 18000-6C UHF RFID协议和数字基带处理单元的功能的基础上,制定出了验证计划,并且定义了功能测试点。基于协议,对UHF RFID基带信号处理单元进行了C语言建模。之后,搭建了基于UVM的验证平台,实现了组成平台的各个组件。其中,C参考模型的接入是利用System Verilog语言的直接编程接口（DPI）实现的。C模型与UVM混合仿真验证平台的搭建,是本文的研究重点。与基于定向测试的传统验证方法相比,本方案能够在较短的时间内产生大量的测试用例进行验证,因此可有效提高验证效率,缩短验证时间。最后,在仿真验证中,运行了包括基于覆盖率驱动的有约束随机激励和定向激励在内的所有测试用例,并对其中比较重要的波形进行了分析。最终仿真结果表明,设计功能正确,功能覆盖率达到了100%,代码覆盖率高于95%,验证目标完成。
二、基于VHDL的基带控制单元接口设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于VHDL的基带控制单元接口设计（论文提纲范文）
（1）基于AD9364的弹载小型化遥测发射机设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 遥测系统的国内外研究现状及发展趋势 |
| 1.2.1 软件无线电的发展历程 |
| 1.2.2 遥测体制的发展及应用 |
| 1.2.3 集成式RF收发器的发展历程 |
| 1.3 弹载小型化遥测系统的关键技术 |
| 1.3.1 基于集成式RF收发器的软件无线电技术 |
| 1.3.2 遥测信号调制技术 |
| 1.4 论文主要研究内容 |
| 2 遥测发射机方案及设计 |
| 2.1 遥测发射机工作原理及性能指标 |
| 2.2 数字基带原理及设计 |
| 2.2.1 数字基带信号的码型选择 |
| 2.2.2 数字滤波器原理及设计 |
| 2.2.3 数字调制技术方案选择 |
| 2.2.4 频率合成技术原理及设计 |
| 2.3 射频发射方案设计 |
| 2.3.1 锁相环技术原理及设计 |
| 2.3.2 上变频原理 |
| 2.3.3 功率放大器方案选择 |
| 2.4 本章小结 |
| 3 遥测发射机硬件电路设计 |
| 3.1 系统硬件总体设计 |
| 3.2 数字基带处理电路设计 |
| 3.2.1 ZYNQ电路设计 |
| 3.2.2 分布式电源设计 |
| 3.2.3 时钟设计 |
| 3.3 射频发射电路设计 |
| 3.3.1 AD9364 工作原理 |
| 3.3.2 AD9364 射频接口设计 |
| 3.3.3 时钟接口设计 |
| 3.3.4 LVDS数字数据接口设计 |
| 3.3.5 SPI接口设计 |
| 3.3.6 电源设计 |
| 3.3.7 功率放大电路设计 |
| 3.4 本章小结 |
| 4 遥测发射机软件设计及仿真 |
| 4.1 数字基带处理模块的软件设计 |
| 4.1.1 QPSK调制的MATLAB仿真 |
| 4.1.2 QPSK调制的FPGA实现 |
| 4.2 射频发射模块的软件设计 |
| 4.2.1 使能状态机 |
| 4.2.2 SPI接口逻辑设计 |
| 4.2.3 LVDS数字数据接口逻辑设计 |
| 4.2.4 寄存器配置 |
| 4.3 本章小结 |
| 5 遥测发射机性能测试 |
| 5.1 遥测发射机测试系统的搭建 |
| 5.2 单音信号测试与调制通信测试 |
| 5.3 数据收发测试 |
| 5.3.1 数据收发仿真测试 |
| 5.3.2 数据收发的实物测试 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 论文研究工作及总结 |
| 6.2 未来工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（2）基于System Generator的TDMA系统基带处理设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.3 研究内容 |
| 1.4 文章的组织结构 |
| 第二章 多模式TDMA系统物理层关键技术 |
| 2.1 引言 |
| 2.2 频偏估计 |
| 2.2.1 Fitz算法 |
| 2.2.2 L&R算法 |
| 2.2.3 Kay算法 |
| 2.2.4 M&M算法 |
| 2.3 定时同步 |
| 2.3.1 基于数据辅助的前向估计定时同步算法 |
| 2.3.2 基于插值的闭环同步算法 |
| 2.4 多速率信号处理 |
| 2.4.1 CIC滤波器 |
| 2.4.2 HB滤波器 |
| 2.5 锁相环 |
| 2.6 本章小结 |
| 第三章 多模式TDMA系统物理层设计与仿真 |
| 3.1 引言 |
| 3.2 设计目标 |
| 3.2.1 技术指标 |
| 3.2.2 需求分析 |
| 3.3 关键模块设计思路 |
| 3.3.1 传输协议设计 |
| 3.3.2 同步方案设计 |
| 3.3.3 对多种传输模式的支持 |
| 3.3.4 系统整体结构 |
| 3.4 传输协议设计 |
| 3.4.1 帧结构 |
| 3.4.2 CRC校验 |
| 3.4.3 扰码 |
| 3.4.4 信道编码 |
| 3.4.5 星座映射 |
| 3.4.6 成型滤波 |
| 3.5 多速率方案设计 |
| 3.5.1 上变频模块 |
| 3.5.2 下变频模块 |
| 3.6 同步方案设计 |
| 3.6.1 整体同步方案 |
| 3.6.2 帧同步捕获模块 |
| 3.6.3 频偏估计模块 |
| 3.6.4 定时误差与相差初始捕获模块 |
| 3.6.5 符号与相位同步跟踪模块 |
| 3.7 仿真与分析 |
| 3.7.1 帧同步捕获仿真 |
| 3.7.2 频偏估计仿真 |
| 3.7.3 定时同步仿真 |
| 3.7.4 系统整体仿真 |
| 3.8 本章小结 |
| 第四章 多模式TDMA系统物理层实现 |
| 4.1 引言 |
| 4.2 System Generator简介 |
| 4.2.1 System Generator优缺点 |
| 4.2.2 System Generator开发流程 |
| 4.3 发送端实现 |
| 4.3.1 Data_src模块 |
| 4.3.2 CRC模块 |
| 4.3.3 分帧处理模块 |
| 4.3.4 加扰模块 |
| 4.3.5 TPC编码模块 |
| 4.3.6 调制模块 |
| 4.3.7 加传输开销模块 |
| 4.3.8 SRRC模块 |
| 4.3.9 DUC模块 |
| 4.4 接收端实现 |
| 4.4.1 帧同步捕获模块 |
| 4.4.2 频偏估计和校正模块 |
| 4.4.3 定时误差与相差初始捕获模块 |
| 4.4.4 符号和相位同步跟踪模块 |
| 4.5 本章小结 |
| 第五章 测试验证及结果分析 |
| 5.1 引言 |
| 5.2 硬件平台简介 |
| 5.2.1 ZCU102 开发板 |
| 5.2.2 MZ7100FA开发板 |
| 5.2.3 DAQ2 FMC子卡 |
| 5.2.4 板间互联设计 |
| 5.2.5 板内模块接口设计 |
| 5.3 功能测试分析 |
| 5.3.1 内部递增序列收发测试 |
| 5.3.2 外部数据源收发测试 |
| 5.4 性能测试分析 |
| 5.4.1 系统误码率测试 |
| 5.4.2 频偏估计测试 |
| 5.5 资源消耗分析 |
| 5.5.1 System Generator与 Verilog开发资源消耗对比 |
| 5.5.2 系统整体资源消耗分析 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 作者简历 |
（3）接收多波束相关技术研究与工程实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文章节及安排 |
| 第二章 数字多波束形成基本原理 |
| 2.1 阵列天线相关理论 |
| 2.1.1 直线阵基本理论 |
| 2.1.2 平面阵基本理论 |
| 2.1.3 均匀圆阵基本理论 |
| 2.2 波束形成相关理论 |
| 2.2.1 波束形成原理 |
| 2.2.2 自适应波束形成 |
| 2.3 数字多波束形成原理 |
| 2.4 数字多波束形成实现方法 |
| 2.5 本章小结 |
| 第三章 同时多波束测角算法 |
| 3.1 振幅法和差测角原理 |
| 3.2 相位法测角原理 |
| 3.3 基于相邻三波束测角算法 |
| 3.3.1 传统多波束测角方法 |
| 3.3.2 改进的多波束测角方法 |
| 3.3.3 改进的多波束测角方法仿真与分析 |
| 3.4 迭代多波束测角算法 |
| 3.4.1 实现方法及步骤 |
| 3.4.2 迭代算法仿真结果及分析 |
| 3.5 本章小结 |
| 第四章 接收多波束系统总体设计与FPGA实现 |
| 4.1 系统功能和相关技术指标 |
| 4.1.1 系统功能 |
| 4.1.2 相关技术指标 |
| 4.2 系统总体方案设计 |
| 4.2.1 时序设计 |
| 4.2.2 接收多波束系统设计 |
| 4.3 FPGA芯片和软件程序设计 |
| 4.3.1 K-7 XC7K325T芯片简介 |
| 4.3.2 时钟模块 |
| 4.3.3 AD数据采集及处理 |
| 4.3.4 数字下变频 |
| 4.3.5 幅相校正 |
| 4.3.6 天线副瓣降低 |
| 4.3.7 数字多波束合成 |
| 4.3.8 系统控制与传输接口 |
| 4.4 本章小结 |
| 第五章 系统测试与分析 |
| 5.1 系统相关硬件设计 |
| 5.1.1 接收多波束板卡设计 |
| 5.1.2 雷达总体结构设计 |
| 5.1.3 雷达终端控制界面 |
| 5.2 测试结果及分析 |
| 5.2.1 接收多波束合成测试 |
| 5.2.2 无人机飞行测试 |
| 5.2.3 目标点迹相关分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 研究工作总结 |
| 6.2 研究展望 |
| 致谢 |
| 参考文献 |
（4）直接序列扩频接收机同步研究及VHDL实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究历史与现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 扩频通信基础 |
| 2.1 香农定理 |
| 2.2 直接序列扩频系统原理 |
| 2.3 常用的伪随机序列 |
| 2.3.1 m序列 |
| 2.3.2 Gold序列 |
| 2.3.3 M序列 |
| 2.4 直扩信号的捕获和跟踪技术 |
| 2.5 本章小结 |
| 第三章 伪码的捕获及跟踪 |
| 3.1 伪码捕获原理分析 |
| 3.2 滑动相关器捕获法 |
| 3.3 匹配滤波器捕获法 |
| 3.4 超前滞后环跟踪法 |
| 3.5 本章小结 |
| 第四章 载波信号的同步及跟踪 |
| 4.1 载波同步原理分析 |
| 4.2 FLL环 |
| 4.3 PLL环 |
| 4.4 本章小结 |
| 第五章 硬件平台设计及测试 |
| 5.1 硬件平台介绍及设计 |
| 5.1.1 基带处理部分 |
| 5.1.2 处理器部分 |
| 5.1.3 ADC电路 |
| 5.1.4 DDR3 电路 |
| 5.1.5 时钟电路 |
| 5.1.6 电源电路 |
| 5.2 数字下变频设计 |
| 5.3 扩频码捕获跟踪设计 |
| 5.4 载波环同步设计 |
| 5.5 FPGA和 ARM的通信接口 |
| 5.6 测试情况 |
| 5.7 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（5）5G移动通信基站基带处理板卡数字硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 本课题的研究进展 |
| 1.2.1 基带处理单元发展历史 |
| 1.2.2 处理器发展历史 |
| 1.2.3 内存发展历史 |
| 1.3 本文主要研究内容 |
| 第2章 基带处理板卡硬件需求分析与方案设计 |
| 2.1 5G移动通信基站子系统硬件架构与需求分析 |
| 2.2 BBU单元系统需求分析 |
| 2.3 基带处理板卡硬件需求分析 |
| 2.3.1 基带处理板卡硬件架构 |
| 2.3.2 基带处理板卡硬件需求梳理 |
| 2.4 基带处理板卡硬件方案设计 |
| 2.4.1 基带处理板卡主芯片选型 |
| 2.4.1.1 XILINX UltraScale+ FPGA介绍 |
| 2.4.1.2 AURORA协议介绍 |
| 2.4.1.3 FPGA芯片选型 |
| 2.4.1.4 ARM芯片选型 |
| 2.4.1.5 PCIe交换芯片与CPLD芯片选型 |
| 2.4.2 基带处理板卡硬件方案以及框图 |
| 2.5 基带处理板卡可靠性要求 |
| 2.6 小结 |
| 第3章 硬件电路原理图设计 |
| 3.1 VU7P外围接口电路设计 |
| 3.2 ZU15EG外围接口电路设计 |
| 3.2.1 ZU15E GPS侧接口电路设计 |
| 3.2.2 ZU15EG PL侧接口电路设计 |
| 3.3 PCIe交换小系统电路设计 |
| 3.4 CPLD小系统电路设计 |
| 3.5 时钟小系统电路设计 |
| 3.5.1 时钟需求 |
| 3.5.2 时钟小系统电路设计 |
| 3.5.2.1 25M时钟域电路设计 |
| 3.5.2.2 100M和33.333M时钟域电路设计 |
| 3.5.2.3 61.44M时钟域电路设计 |
| 3.6 电源小系统电路设计 |
| 3.6.1 电源需求 |
| 3.6.1.1 数字功耗评估 |
| 3.6.1.2 电源网络拓扑 |
| 3.6.2 电源芯片外围电路设计 |
| 3.6.2.1 开关电源芯片外围电路设计 |
| 3.6.2.2 LDO电源芯片外围电路设计 |
| 3.6.2.3 模块电源芯片外围电路设计 |
| 3.7 调试接口电路设计 |
| 3.8 小结 |
| 第4章 硬件PCB设计与可靠性设计 |
| 4.1 硬件PCB设计 |
| 4.1.1 PCB板材选择 |
| 4.1.1.1 板材的选择 |
| 4.1.1.2 铜箔的选择 |
| 4.1.1.3 半固化片的选择 |
| 4.1.1.4 板材可靠性 |
| 4.1.2 PCB布局叠层设计 |
| 4.1.2.1 板卡PCB布局设计 |
| 4.1.2.2 PCB叠层设计 |
| 4.1.3 PCB布线设计 |
| 4.1.3.1 布线规则设置 |
| 4.1.3.2 仿真指导布线 |
| 4.1.3.3 layout设计 |
| 4.2 可靠性设计 |
| 4.2.1 板卡散热设计 |
| 4.2.2 板卡可靠性设计 |
| 4.3 小结 |
| 第5章 功能测试与验证 |
| 5.1 板卡硬件测试 |
| 5.1.1 电源测试 |
| 5.1.2 时钟测试 |
| 5.1.3 启动测试 |
| 5.1.4 接口测试 |
| 5.2 CPLD编程和功能测试 |
| 5.3 硬件可靠性验证 |
| 5.3.1 单板可靠性测试 |
| 5.3.2 整机可靠性测试 |
| 5.4 小结 |
| 第6章 结论与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（6）一种新型音频接口SoundWire在基带芯片上的应用研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 音频接口电路的研究现状及研究意义 |
| 1.3 芯片验证的研究现状及研究意义 |
| 1.4 研究内容与论文安排 |
| 第二章 SoundWire音频接口协议 |
| 2.1 应用场景与性能分析 |
| 2.1.1 应用场景 |
| 2.1.2 功能与优势 |
| 2.2 SoundWire协议信号与架构分析 |
| 2.2.1 主要信号 |
| 2.2.2 SoundWire协议帧结构分析 |
| 2.3 配置过程与数据传输 |
| 2.3.1 协议配置过程 |
| 2.3.2 数据传输过程 |
| 2.4 本章小结 |
| 第三章 音频子系统的架构分析 |
| 3.1 基带芯片基本介绍 |
| 3.2 音频子系统架构分析 |
| 3.2.1 音频子系统整体结构分析 |
| 3.2.2 音频子系统内模块功能简介 |
| 3.3 音频子系统中的SoundWire接口 |
| 3.3.1 SoundWire主从IP在音频子系统中应用场景 |
| 3.3.2 SoundWire的主从IP的结构功能 |
| 3.4 本章小结 |
| 第四章 基于SoundWire IP的接口电路设计 |
| 4.1 设计规划与设计思路 |
| 4.1.1 整体设计规划 |
| 4.1.2 低功耗设计优化 |
| 4.2 多模块RTL设计方法与功能介绍 |
| 4.2.1 CRU时钟复位控制模块 |
| 4.2.2 Shim控制寄存器 |
| 4.2.3 DMA握手模块 |
| 4.2.4 CCU时钟比较模块 |
| 4.2.5 I/O逻辑整合模块与存储模块 |
| 4.2.6 多模块包装 |
| 4.3 本章小结 |
| 第五章 SoundWire接口电路的验证及仿真 |
| 5.1 基于UVM的系统级验证平台介绍 |
| 5.1.1 系统级UVM验证平台架构 |
| 5.1.2 SoundWire VIP开发 |
| 5.2 多场景测试用例规划与波形分析 |
| 5.2.1 测试用例规划 |
| 5.2.2 基础配置测试与波形分析 |
| 5.2.3 基础数据传输测试与波形分析 |
| 5.2.4 CCU数据传输测试 |
| 5.3 验证结果分析与功耗测试 |
| 5.3.1 测试用例运行结果 |
| 5.3.2 覆盖率收集与分析 |
| 5.3.3 功耗分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）基于FPGA的多通道雷达目标模拟器设计（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 研究背景与价值 |
| 1.2 国内外发展动态 |
| 1.3 本文研究内容及安排 |
| 2.雷达目标模拟器原理 |
| 2.1 雷达基本组成及工作原理 |
| 2.2 雷达回波信号模型 |
| 2.2.1 基本雷达方程 |
| 2.2.2 点目标回波模拟 |
| 2.2.3 距离模拟 |
| 2.2.4 速度模拟——多普勒频移 |
| 2.2.5 幅度调制 |
| 2.3 关键技术研究 |
| 2.3.1 带通采样 |
| 2.3.2 数字下变频(DDC) |
| 2.3.3 数字上变频(DUC) |
| 2.3.4 数字测频(DIFM) |
| 2.3.5 多通道快速切换 |
| 2.4 高速数据传输接口 |
| 2.4.1 PCI Express接口 |
| 2.4.2 combus接口 |
| 2.4.3 Aurora高速数据传输接口 |
| 2.5 本章小结 |
| 3.系统总体方案设计 |
| 3.1 系统总体概述 |
| 3.2 目标模拟器机箱架构 |
| 3.2.1 背板结构 |
| 3.2.2 可靠性和散热性能 |
| 3.2.3 开放性 |
| 3.3 目标模拟器组成及工作原理 |
| 3.3.1 目标模拟器组成 |
| 3.3.2 系统工作原理 |
| 3.3.3 关键板卡硬件构成及作用 |
| 3.4 基带信号处理单元关键模块硬件设计 |
| 3.4.1 电源模块设计 |
| 3.4.2 时钟、复位模块设计 |
| 3.4.3 FPGA配置电路 |
| 3.4.4 ADC采集模块设计 |
| 3.4.5 存储模块设计 |
| 3.5 本章小结 |
| 4.目标模拟器逻辑设计 |
| 4.1 逻辑开发工具及流程 |
| 4.1.1 软件环境 |
| 4.1.2 逻辑设计语言 |
| 4.2 系统总体逻辑设计 |
| 4.3 Aurora接口设计 |
| 4.3.1 Aurora接口设计概述 |
| 4.3.2 64B66B X2 接口总体设计 |
| 4.3.3 Block Design模块设计 |
| 4.3.4 aurora IP core设计 |
| 4.3.5 读写FIFO设计 |
| 4.3.6 时钟资源优化 |
| 4.3.7 数据发送和接收 |
| 4.4 控制指令下发与状态读取 |
| 4.4.1 PCIE接口设计 |
| 4.4.2 combus接口设计 |
| 4.5 目标特性控制模块实现 |
| 4.5.1 数字正交下变频 |
| 4.5.2 测频模块逻辑设计 |
| 4.5.3 距离模拟逻辑设计 |
| 4.5.4 速度模拟——多普勒频移 |
| 4.6 本章小结 |
| 5.系统测试 |
| 5.1 系统测试方案 |
| 5.1.1 测试内容 |
| 5.1.2 调试环境及流程 |
| 5.2 测试结果 |
| 5.2.1 上位机与硬件板卡之间的通信 |
| 5.2.2 ADC模块参数矫正 |
| 5.2.3 GTH接口数据收发校验 |
| 5.2.4 距离延迟模拟测试 |
| 5.2.5 速度模拟测试 |
| 5.3 本章小结 |
| 6.总结与展望 |
| 6.1 本文总结 |
| 6.2 本文展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（8）超高频RFID读写器基带电路技术研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景 |
| 1.2 超高频RFID读写器的国内外研究现状 |
| 1.3 论文选题意义 |
| 1.4 本论文结构安排 |
| 第二章 超高频RFID协议与数字基带电路结构 |
| 2.1 超高频RFID空口协议简介 |
| 2.2 超高频RFID读写器数字基带电路设计指标 |
| 2.2.1 数字基带发送链路 |
| 2.2.2 数字基带接收链路 |
| 2.2.3 电路控制与协议处理 |
| 2.3 超高频RFID读写器数字基带电路结构设计 |
| 2.4 本章小结 |
| 第三章 超高频RFID读写器数字电路设计原理 |
| 3.1 超高频RFID读写器数字发射链路设计 |
| 3.1.1 发送编码电路 |
| 3.1.1.1 并串转换模块 |
| 3.1.1.2 CRC检验码计算 |
| 3.1.1.3 PIE编码 |
| 3.1.1.4 TPP编码 |
| 3.1.2 发送滤波电路 |
| 3.1.2.1 升余弦滚降滤波器 |
| 3.1.2.2 希尔伯特滤波器 |
| 3.1.2.3 频率校正 |
| 3.1.2.4 上采样模块 |
| 3.2 超高频RFID读写器数字接收链路设计 |
| 3.2.1 接收滤波与RSSI |
| 3.2.1.1 FIR滤波器 |
| 3.2.1.2 降采样滤波器组 |
| 3.2.1.3 RSSI接收信号强度指示 |
| 3.2.2 数字锁相环 |
| 3.2.2.1 匹配滤波器 |
| 3.2.2.2 内插器 |
| 3.2.2.3 差错检测 |
| 3.2.2.4 环路滤波器 |
| 3.2.2.5 数控振荡器 |
| 3.2.2.6 频率预估模块 |
| 3.2.2.7 码元判决 |
| 3.2.3 接收解码电路 |
| 3.3 数字控制电路设计 |
| 3.3.1 AHB总线接口设计 |
| 3.3.2 协议控制中间件 |
| 3.3.3 模拟前端芯片配置与控制 |
| 3.4 本章小结 |
| 第四章 超高频RFID读写器数字电路设计与仿真 |
| 4.1 超高频RFID读写器数字发射链路设计与仿真 |
| 4.1.1 基带编码电路设计与仿真 |
| 4.1.2 发送滤波电路 |
| 4.2 超高频RFID读写器数字接收链路设计与仿真 |
| 4.2.1 接收滤波与RSSI |
| 4.2.2 数字锁相环电路 |
| 4.2.3 接收解码电路 |
| 4.3 数字控制电路设计 |
| 4.4 本章小结 |
| 第五章 超高频RFID读写器原型机数字电路验证 |
| 5.1 超高频RFID读写器数字基带电路验证 |
| 5.2 超高频RFID读写器性能与协议控制验证 |
| 5.3 本章小结 |
| 第六章 超高频RFID读写器数字电路芯片设计 |
| 6.1 超高频RFID读写器数字基带链路电路芯片设计 |
| 6.2 超高频RFID读写器数字基带电路芯片设计综合与仿真 |
| 6.3 超高频RFID读写器数字基带电路芯片版图设计与后仿 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 论文总结 |
| 7.2 未来工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的学术成果 |
（9）阵列信号自适应抗干扰算法研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究动态 |
| 1.3 研究思路与主要研究内容 |
| 第二章 阵列信号处理及自适应波束形成技术 |
| 2.1 阵列天线 |
| 2.1.1 阵列的配置模型 |
| 2.1.2 有用信号的时域和空域特征 |
| 2.1.3 干扰信号的空域和时域特征 |
| 2.1.4 阵列处理的目标 |
| 2.2 阵列接收信号模型 |
| 2.2.1 均匀线性阵列接收信号模型 |
| 2.2.2 均匀矩形阵列接收信号模型 |
| 2.3 空域滤波与自适应数字波束形成 |
| 2.4 最优波束形成 |
| 2.4.1 信噪比最大准则(MaxSNR) |
| 2.4.2 最小均方误差准则(MMSE) |
| 2.4.3 线性约束最小方差准则(LCMV) |
| 2.5 本章小结 |
| 第三章 典型自适应波束形成算法仿真及性能分析 |
| 3.1 采样矩阵求逆算法(SMI) |
| 3.2 最小均方算法(LMS) |
| 3.3 递推最小二乘算法(RLS) |
| 3.4 最小功率无畸变响应算法(MPDR) |
| 3.5 四种算法比较 |
| 3.6 本章小结 |
| 第四章 MPDR自适应算法设计及验证 |
| 4.1 系统总体设计 |
| 4.1.1 系统组成 |
| 4.1.2 系统工作流程 |
| 4.2 系统硬件平台设计 |
| 4.2.1 单元天线 |
| 4.2.2 接收射频通道 |
| 4.2.3 数字处理模块 |
| 4.2.4 电源模块 |
| 4.3 MPDR自适应算法及仿真 |
| 4.3.1 方法概述 |
| 4.3.2 流程与仿真 |
| 4.4 软件实现方案 |
| 4.4.1 软件功能 |
| 4.4.2 软件设计 |
| 4.4.3 资源评估 |
| 4.4.4 时间分析 |
| 4.5 指标分析 |
| 4.5.1 布阵方式 |
| 4.5.2 工作频率 |
| 4.5.3 天线口面接收功率 |
| 4.5.4 接收G/T |
| 4.5.5 极化方式 |
| 4.5.6 波束扫描范围 |
| 4.5.7 抗干扰调零深度 |
| 4.5.8 天线波束输出形式 |
| 4.5.9 功耗 |
| 4.6 试验测试 |
| 4.6.1 系统测试平台的搭建 |
| 4.6.2 校准和测试方法 |
| 4.6.3 测试结论 |
| 4.7 本章小结 |
| 第五章 总结和展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（10）基于UVM的UHF RFID数字基带处理单元的验证平台设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 国内外研究现状 |
| 1.3 课题内容及意义 |
| 1.4 本文的章节组织 |
| 第二章 UVM验证方法学和验证平台开发工具 |
| 2.1 芯片功能验证概述 |
| 2.2 UVM验证方法学 |
| 2.3 验证平台开发编程语言介绍 |
| 2.4 验证平台开发工具介绍 |
| 2.5 本章小结 |
| 第三章 UHF RFID数字基带处理单元验证规划 |
| 3.1 ISO/IEC 18000-6C协议 |
| 3.1.1 协议概述 |
| 3.1.2 物理层规范 |
| 3.1.3 协议标签识别规范 |
| 3.1.4 阅读器管理标签的实施方法 |
| 3.2 UHF RFID数字基带处理单元 |
| 3.2.1 阅读器-标签物理层链路设计 |
| 3.2.2 标签-阅读器物理层链路设计 |
| 3.3 验证规划 |
| 3.4 本章小结 |
| 第四章 UHF RFID数字基带信号处理单元C语言建模 |
| 4.1 阅读器-标签链路模型 |
| 4.2 标签-阅读器链路模型 |
| 4.3 本章小结 |
| 第五章 验证平台搭建 |
| 5.1 验证平台架构 |
| 5.2 验证平台各组件 |
| 5.2.1 Transaction |
| 5.2.2 Sequence |
| 5.2.3 Agent |
| 5.2.4 Reference model |
| 5.2.5 Scoreboard |
| 5.2.6 Env |
| 5.2.7 Test |
| 5.2.8 Top |
| 5.3 本章小结 |
| 第六章 仿真验证与结果 |
| 6.1 验证过程 |
| 6.2 仿真结果 |
| 6.3 覆盖率报告 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 在学期间的研究成果及发表的学术论文 |
四、基于VHDL的基带控制单元接口设计（论文参考文献）
- [1]基于AD9364的弹载小型化遥测发射机设计[D]. 赵阳. 中北大学, 2021(09)
- [2]基于System Generator的TDMA系统基带处理设计与实现[D]. 万嘉骏. 战略支援部队信息工程大学, 2021(01)
- [3]接收多波束相关技术研究与工程实现[D]. 何仕景. 电子科技大学, 2021(01)
- [4]直接序列扩频接收机同步研究及VHDL实现[D]. 汤湘伟. 电子科技大学, 2021(01)
- [5]5G移动通信基站基带处理板卡数字硬件设计与实现[D]. 李鑫维. 中国科学院大学(中国科学院大学人工智能学院), 2020(04)
- [6]一种新型音频接口SoundWire在基带芯片上的应用研究[D]. 李浩然. 西安电子科技大学, 2020(05)
- [7]基于FPGA的多通道雷达目标模拟器设计[D]. 闫成亮. 中北大学, 2020(11)
- [8]超高频RFID读写器基带电路技术研究与设计[D]. 张博阳. 电子科技大学, 2020(07)
- [9]阵列信号自适应抗干扰算法研究[D]. 未履伦. 电子科技大学, 2020(07)
- [10]基于UVM的UHF RFID数字基带处理单元的验证平台设计[D]. 张静. 南京航空航天大学, 2020(07)